用译码器和门电路设计一个多输出组合逻辑电路，输出与输入间的逻辑关系式为

集成3-8译码器74LS138逻辑图如图3.10所示,要求用此3-8译码器和适当的逻辑门（规定与非门)设计一

设计一个多功能组合逻辑电路,M₁、M₀为多功能选择输入信号,a、b为逻辑变量,F为电路的输出

用3片同步十进制计数器组成一个三百六十五进制计数器。要求个位和十位、十位和百位之间按十进制连接。请注明计数输入端与进位输出端。可以附加必要的门电路。

某图书馆上午8时至12时、下午2时至6时开馆,在开馆时间内图书馆门前的指示灯亮,试设计一个时钟控制指示灯亮灭的逻辑电路,允许输入端有反变量出现（设输入信号ABCD为钟点变量,设T为区分午前、午后的标志变量,T=0表示1~12时,T=1表示13~24时,输出函数为F).具体设计要求如下:（1)用与非门来实现煅简的逻辑电路;（2)用74151来实现,画出其逻辑电路图.

小型控制器一般由（)组成.

根据下列文字叙述建立真值表.（1)设有一个三变量逻辑函数F（A,B,C),当变量组合中出现偶数个1时,F=1,否则F=0.（2)设有一个三变量逻辑函数F（A,B,C),当变量取值完全一致时,输出为1,其余情况输出为0.（3)设有一一个四输入信号的电路,当四个输入信号中有奇数个1时,输出为1,其余情况输出为0.

欲设计一个锯齿波发生器,要求:（1)选用合适的逻辑器件,画出电路框图.（2)说明改变什么参数可以调整锯齿波的输出电压峰值和周期.

一个3:8线译码器构成的逻辑电路如图2.20所示,写出逻辑函数F₁、F₂的与或表达式.

组合电路有4个输入A,B,C,D和一个输出F.当下面三个条件中任意一个成立时,输出F都等于1:（1)所有输入等于1;（2)没有一个输入等于1;（3)奇数个输入等于1.试设计该组合电路,并用与非门实现.

用PLA和D触发器设计一个同步时序逻辑电路,电路的状态转换图如图8.11所示.画出相应的逻辑电路图

用ISP器件设计318线译码器.3:8线译码器真值表如下表所示,用VHDL语盲写出设计源文件.