用ISP技术设计一个可控计数器.当控制信号X=0时,为8421码十进制计数器;当X=1时,为4位二进制计数器.用VHDL语言写出设计源文件.

答案

查看答案

发布时间：2022-10-20

更多“用ISP技术设计一个可控计数器.当控制信号X=0时,为8421码十进制计数器;当X=1时,为4位二进制计数器.用VHDL语言写出设计源文件.”相关的问题

第1题

图P6.24所示电路是用二-十进制优先编码器741S147和同步十进制计数器74160组成的可控分频器,试

说明当输入控制信号A'、B'、C'、D'、E'、P'、G'、H'、I分别为低电平时由Y端输出的脉冲频率各为多少.已知CLK端输入脉冲的频率为10kHz.

点击查看答案

第2题

设计一个可以控制计数功能的计数器，当X=0时，计数器以二进制数序列000、 001、010、011、 100、101、110、111计数并重复。当X=1时，计数器以格雷码序列000、001、 011、 010、 110、111、101、100计数并重复，要求：（1)画出计数器的状态图和ASM图;（2)用Verilog HDL语言描述系统的工作过程。

点击查看答案

第3题

动态前馈控制系统的使用范围是（)

A.动态前馈控制系统需要专门的控制装置，系统运行、整定也比较复杂

B.当工艺上对控制精度要求很高，其它控制方案难以满足

C.存在一个“可测不可控”的主要扰动时

D.以上都是

点击查看答案

第4题

试用 Verilog语言描述一个4位二进制可逆计数器的行为。要求如下：（1)电路具有5种功能，即异步清零

试用 Verilog语言描述一个4位二进制可逆计数器的行为。要求如下：

(1)电路具有5种功能，即异步清零、同步置数、递增计数、递减计数和保持原有状态不变。且要求计数器能输出进位信号和借位信号，即当计数器递增计数到最大值时，产生一个高平有效的进位信号C₀;当计数器递减计数到最小值0时，产生一个高电平有效的借位信号B₀。