在8086/8088中，一个最基本的总线周期由4个时钟周期（T状态)组成，在T1状态，CPU在总线发出（)信息。

A.T1之后

B.T2之后

C.T3之后

D.T4之后

A.总线请求

B.总线响应

C.中断请求

D.中断响应

8086最小组态下的总线控制信号由（)产生，最大组态下由（)产生。

A.总线接口部件

B.执行部件

C.地址加法器

D.指令队列

A.产生总线控制信号的方式不同

B.存储空间大小不同

C.可连接的I/O接口数目不同

D.指令执行速度不同

在一个8086/8088CPU和单片8259A组成的系统中，试说明：（1)8086/8088CPU响应可屏蔽中断的条件是什

在一个8086/8088CPU和单片8259A组成的系统中，试说明：

(1)8086/8088CPU响应可屏蔽中断的条件是什么？

(2)8086/8088CPU在响应中断过程中产生主要作用是什么？

(3)假设8259A已经被编程，ICW₂=0AH，若连接在8259A的IR₃端的外设提出中断请求，它的中断向量存放的地址是多少？

已知一个8086的微机系统中用了1片8259A，此时ISR=30H，请问8259A处于（)状态。

A.先传输数据,再传输地址

B.先传输地址,再传输数据

C.只传送地址

D.只传送数据

A.乐感

B.乐句

C.乐段

D.乐曲