题目内容
（请给出正确答案）
[主观题]
在VHDL中，可以用语句()表示检测clock下降沿。
在VHDL中，可以用语句（)表示检测clock下降沿。
A.clockevent
B. clock event and clock="1"
C. clock=“O”
D. clock event and clocke'
答案
查看答案
重要提示：请勿将账号共享给其他人使用，违者账号将被封禁！
查看《购买须知》>>>
请输入或粘贴题目内容
搜题
拍照、语音搜题，请扫码进入小程序
题目内容
（请给出正确答案）
A.clockevent
B. clock event and clock="1"
C. clock=“O”
D. clock event and clocke'
答案
更多“在VHDL中，可以用语句()表示检测clock下降沿。”相关的问题
第1题
A.while语句的循环体至少无条件执行一次，for语句的循环体可能一次都不执行
B.while语句只能用于循环次数未知的循环，for语句只能用于循环次数已知的循环
C.在很多时候，while和for可以等价使用
D.while语句只能用于可迭代变量，for语句可以用任意表达式表示条件
第2题
A.进程由说明部分、结构体部分、和敏感信号三部分组成
B.敏感信号参数表中，不一定要列出进程中使用的所有输入信号
C.PROCESS为一无限循环语句;敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动
D.当前进程中声明的变量不可用于其他进程
第6题
A.表示P(I)与(W2-1)的和
B.表示P(I)与(W2-1)的乘积
C.表示第I个乘积P(I)的最左边位，也就是P(I)的符号位
第9题
A.方法里的局部变量可以用修饰符来修饰
B.如果方法无返回值，则方法的返回类型可以不写
C.成员变量与局部变量都可以在类中声明
D.如果方法有返回值，则在方法体内必须有return语句
